답변해주신 내용 너무나도 감사하게 보았습니다. 제가 언제 또 공부를 오래 하신 분과 질문하고 대답을 듣고 할 수 있을지 몰라서, 답변하신 내용을 토씨하나 빠뜨리지 않고 보려고 10번씩은 보았습니다. 

아주 예리한 질문입니다. 제가 학창시절반도체 공학 교수님을 여러 번 당혹스럽게 만든 적이 있었는데

이런 질문은 좀 더 깊이 있게 생각을 하게 만드는 군요.

질문) 이전에답변하신 내용들 중에서 이해가 되지 않는 부분이 있습니다. 요약해보자면completely ionization된상태(약 300K정도)에서도fermi level이donor level 위, CB 아래에 존재한다고 말씀해 주셨는데, donor level이 completely ionization이 된다면 donor level에서 전자가 발견될 확률이 0이 되기 때문에 못해도 전자가 발견될 확률이 1/2 인 fermilevel 보다 위에 있어야 한다고 생각하는데.... 이 부분이 궁금합니다. 

 제가 fermi level과donor의 위치 관계에 대해서 질문 한 이유가 첨부한 사진이 저희 학교 강의자료 중 일부를 캡쳐한 사진인데, complete ionization 된 상태에서 energy band gap이 이러한 모양새를 하고 있어서 제가 알고 있는 것과 조금 다른 부분이 있어서 그렇습니다. 아래의 형태의 band gap이 형성될 수 있는지 궁급합니다.

답) 좀 더 정확하게 답을 하기 전에위 질문은 강의자료 1f 12페이지에 오른쪽 위그림에 관한 질문입니다.

온도가 올라가면서 fermi level이중앙으로 움직이는 현상을 설명했는데 보내준 강의자료 일부 캡쳐 그림도 보았습니다.

정확히 온도가 몇도에서의 밴드갭 그림이죠? 왜냐하면0K에서 n type fermi level은 donor level과 CB사이에 있고 온도가 올라가면서 VB에 있는 전자들이 excite되면서 더 많은 hole 수가 생기면서 fermi level이 intrinsic

Semi 처럼 보이게 되는 것입니다.

여기서 요지는 우리 두사람의 생각의 차이가 1f13페이지 그림에서 온도가 올라갈수록 fermi level이 내려가는 것은 서로 agree하는데 어느 온도에서 fermi level이 donor level위에 있고 또는 아래에 있는지에 대한 견해 차이입니다.

정성적으로는 그렇고 권용우씨 질문의 답은 정량적으로 답을 해줘야 할 것 같아서 캡쳐한그림의 경우 온도를 물어보는 것입니다. 온도를 알려주면 보내준 그림에서 fermi level이 왜 donor level 밑으로 갔는지에 대해서설명을 해보도록 하겠습니다.

질문) 이전에답변하신 내용들 중에서 이해가 되지 않는 부분이 있습니다. 요약해보자면completely ionization된상태(약 300K정도)에서도fermi level이donor level 위, CB 아래에 존재한다고 말씀해 주셨는데, donor level이 completely ionization이 된다면 donor level에서 전자가 발견될 확률이 0이 되기 때문에 못해도 전자가 발견될 확률이 1/2 인 fermilevel 보다 위에 있어야 한다고 생각하는데.... 이 부분이 궁금합니다. 

답) 먼저 fermi level의 정의부터 잠깐 다시 한번 보시죠.

Intrinsic 일때 fermi level은 정중앙에 위치하고 온도가 올라가면 fermi-dirac 분포곡선을 그리면서 fermi level아래 전자들이 위로 치고 올라가게 됩니다. Fermi level이 정중앙에 있는 의미는 CB의 전자의 수와VB의 홀의 수가 같기 때문입니다.

자 n type으로 넘어 갑시다.

0K에서 CB근처에donor level이 전자들로 꽉채워져 있고 CB에는 전자가존재하지 않습니다.

마치 작은 밴드갭을 보는 것 같지 않습니까?Donor level을 VB로 보고 CB는 그냥CB입니다.

0K에서 Donorlevel 에 전자들이 꽉채워져 있으므로 작은 규모의 VB로 봐도 무방합니다.

따라서 fermi level은 donor level과 CB 사이 정중앙에 있겠지요.

이제 온도를 올립니다. Fermi level을중심으로 fermi-diac 분포곡선을 그릴 것이고 donorlevel에 존재했던 전자들이 CB로 치고 올라갈겁니다.온도를 조금 더 올려도 fermi level지점은 바뀌지 않고 fermi dirac분포곡선만 좀 더 샤프하게 치고 올라갈 겁니다.

여기서 주목해야 하는 부분이 donor level에 10e17정도 도핑되었다고 합시다.

온도가 약간 올라서 300K가 되었을때 10e17이 모두 CB로 올라가고 donor level에는 전자가 없는 상태가 될 것입니다, completely ionization된 상태로 되겠지요. 강의자료 1e 13페이지에 보면 10e17도핑되었을때 VB에 홀은 2.25x10e3이고 fermi level은 fermi level정중에서 0.407eV만큼 떨어진 위치에 있습니다.

다시얘기해서 CB에서 0.143eV만큼 떨어진 것이죠.. 만약 n type doant로 P를 도핑해서 donor level이 어디에 있는지는 따라 completely ionization된 상태에서 fermilevel이 donor level위에 있는지 아래있는지 알수 있습니다. 이정도로만 알아도 전공책에서 설명되지 않은 이상을 아는 것이라 할 수 있습니다. 그리고 온도가 더 올라가면 VB의 전자들이 본격적으로 올라 갈것이고CB의 전자수와 VB의 홀수는 1x10e17만큼 차이를 유지하겠지요. 하지만 온도가 많이 올라가서VB에서 전자가 10e17이상을 넘으면 CB의 전자수와 VB의 홀수가 거의 같아지므로 fermi level은 정의에 따라 band gap 정중앙으로 움직이게되는 것입니다.

이해가 되셨기를 빕니다.

질문) PN 다이오드부분에서요.

PN 다이오드 특성이 역방향을 걸어줬을 경우에 전류가 하르지 않고 정방향 전압을 걸어주었을때만 전류가 흐르는 특성을 가지고 있다고

배웠던 기억이 있습니다. 그런데 교수님 PN 다이오드 수업 도중 PN 접합에 역방향 바이어스를 걸어 줄 경우에

내부 전기장과 외부 전기장이 같은방향임으로 강력한 전기장에 의서 EXCITATION 된 P TYPE타입 끝에 있는 - 전하 들이 N TYPE 쪽으로 빨려

가서 누설 전류가 생긴다고 들었습니다. 여기서 제가알고 있는 사실이랑은 조금 달라서요 교수님 설명좀 부탁 드려도 될까요?..

누설 전류가 조금 이라도 생길경우에 PN 다이오드에  어떠한 역방향 전압을 걸어줘도 전류가 흐르지않는다 라는 특성에 어긋 나는 것

같아서요 ㅠㅠ 그리고 PN 다이오드가 LED로 사용된다고하는데...왜 LED에 응용되는지.. 도무지 응용이 되질 않습니다 교수님 ㅜㅜ

답) 역방향으로 바이어스를 걸었을 때 전류가 전혀 흐르지 않는다는 것은 가장 이상적인다이오드의경우입니다. 실제로는 약간의 전류가 흐릅니다. 이것을우리는누설전류 즉leakage current라고 합니다. 누설전류의메커니즘을제대로 설명해주는 교수님이 없습니다. 강의에서도 설명을 하였듯이p-n 다이오드에 역방향 즉 n type 끝에 +bias를걸어주고 n type쪽에 ground를 잡으면 zero bias에서 자연스럽게 생긴 p-n 접합 사이에 built-in voltage와 같은 방향의 전압강하가역바이어스에 의해 생기게 되므로 더 큰 built-in voltage가 생기게 됩니다. 따라서 n type의 전자가 p-type으로넘어가야하는데 더 깊은 built-in voltage 즉 더 깊은 장벽으로 넘어가지 못하게 되지요. 홀도 p에서 n으로 흐를때 마찬가지 입니다.

하지만 p type이라 하더라도 fermi-dirac분포곡선을그려보면 아주 아주 극소량의 전자가 CB위로 올라갈수 밖에 없습니다.왜냐하면 300K 상온이기때문입니다. 만약에CB로 올라가는 전자수를 줄이고 싶으면 온도를 내려보면 됩니다.Fermi-dirac분포곡선이 온도에 따라 전자의 분포도가 달라지는 것은 chapter1에서강의를 했습니다. 따라서 300K라 가정하고p type에서 열에너지에 의해 CB로 올라간 전자들중에하필이면 p와 n junction부근에서 즉p의 끝쪽중 n에 접근한 p지역의CB로 올라간 전자는 바로옆 어마어마한 e-field를 느낍니다. 여기서 e-field는built-involtage에서 생긴 e-field입니다.거기다역바이어스를 가해서 더 큰 e-field가 생기게 되겠지요. 그런일부 전자들이 e-field를 느끼면서 바로 빨려가면서 n지역으로넘어가게 됩니다. 아주 아주 일부적으로 전자가 p에서 n으로 흐르게 되겠지요 그리고 n지역도 아주 아주 일부 홀이 생기면서p지역으로 e-field에 의해 drift됩니다. 이런 소량의 전자와 홀의drift curremt가 누설전류로 표현이되는 것입니다. 이론적으로는전류가 흐르지 않는 것이 맞지만 실제로는 약간의 누설전류는 생기게 됩니다. 온도를 낮추어보면 누설전류의양을 조절할수 있습니다. 이부분도 강의에서설명이 되었으니 다시한번 들어보기 바랍니다. 다른 교수님들이 만약 이렇게 설명을 안했다면 잘 못알고있거나 잘 못가르치는 겁니다.

그리고 p-n다이오드의 응용중 하나가 LED입니다. 우리가 집에서 많이 쓰는 LED전구 이것이 p-n다이오드이고 LG TV중OLEDTV에서 p-n다이오드를 응용해서 만듭겁니다.

p-n다이오드에서 빛이나오는 원리는 일단 반도체 물질이 direct band gap을 가진 물질이어야 합니다. 예를 들어 GaAS, GaN등은 밴드갭이 direct bandgap입니다. Si같은 경우는 indirect bandgap입니다. Direct band갭 설명은 직접 찾아보면 쉽게 이해가 가는 부분이니 한번 직접 찾아보기 바랍니다.

따라서 direct band갭을 가진 물질로 이루어진p-n다이오에서 순바이어스를 걸어주면 엄청난 양의 전자가 n에서 p로 넘어가고 엄청남 양의 홀이 p에서 n으로 넘어가는데 중간에 depletion영역을 스쳐 지나가면서 recombination 상황이 생깁니다. 이때 전자가 VB쪽 홀로 recombination 되면서 생기는 현상이 빛으로에너지를잃으면서 recombination되는 겁니다. CB의전자는일단 에너지 준위 상태가 높은 쪽에 있으므로 VB와 같은 낮은 준위의 에너지 레벨로 떨어질 때에너지를방출한다고 보어의 법칙에서 배웁니다. 에너지 방출로는 빛에너지 열에너지 소리에너지등등이 있지만 direct bandfgap을 가진 물질에서는 주로 빛에너지로 에너지를 방출하고 recombination이 되는 겁니다. 이해가 되었기를 빕니다.

질문)

지난 질문에 답변 감사드립니다!

오늘도 질문이 있어서 글을 남기게 되었습니다.

<1a self Q&A>
electron, hole, state??
state : 전자가 들어갈 수 있는 빈 방  =
electron : conduction band의 (-) charge state
hole : 에너지에 의해 전자들이 excitation이 되고 난 후 전자가 빠져나간 state / valence band의 (+) charge state 라고정리를 해보았습니다.
여기서 궁금한 점이 생겼습니다. 전류를 구할 때 위에 설명한 electron과 hole의 개수만 더한다는 것까지 이해했습니다. 그렇다면 valence band의(-) charge state는 electron이라고 부르기는 하는데 전류를 구할때만 관계가없는 electron이 맞는지 확인받고 싶습니다.

답)

 state : 전자가 들어갈 수 있는 빈 방  = OK
electron : conduction band의 (-) charge state = OK
hole : 에너지에 의해 전자들이 excitation이 되고 난 후 전자가 빠져나간 state / valence band의 (+) charge state 라고정리를 해보았습니다. => (열 또는 광에너지) 에너지에의해 (VB내의) 전자들이excitation이 되고 난 후 전자가 빠져나간 state / valence band의 (+) charge state 라고 정리를 해보았습니다.
여기서 궁금한 점이 생겼습니다. 전류를 구할 때 위에 설명한 electron과 hole의 개수만 더한다는 것까지 이해했습니다. 그렇다면 valence band의(-) charge state는 electron이라고 부르기는 하는데 전류를 구할때만 관계가없는 electron이 맞는지 확인받고 싶습니다. =>좋은질문입니다. 반도체 공학에서 궁극적으로 배우는 것중에 하나가 전류입니다. 전류의 구성은 전자와 홀의 합 정확히 얘기하면 전자와 홀의 수 그리고 전자와 홀의 이동도 그리고 전압(전장, e-field)를 조합해서 구하는 겁니다. 여기서 전자와 홀의 수를 구하기 chapter1에서 위해서 F-D ft도 배우는데 여기서 전자는 정확히 CB에 올라간 전자와 VB에 남겨진 홀만이 전류에 기여합니다. 그리고 전자 홀의 이동도 mobility를 말할때도 CB의 전자 이동도 VB의 홀의 이동도를 따지는 것이지 VB에 있는 전자들은 전류에 기여를하지 못합니다. 단적으로 doping이 안된 intrinsic Si원자를 낮은 온도 상태에두면 VB의 전자는 절대로CB로 올라가지 못하고 VB내에 존재합니다. 여기에 아무리 전압을 가해도 전류는 흐르지 않습니다. 옛날 과학자들은이런 현상을 보고 이렇게 물리학적으로 해석하고 F-D ft 공식도 만들어 전류를 구하게 된것입니다.

<1d self Q&A>
1. 5족원소인 P를 도핑하게되면 Si의 4개의 state, P의 3개의 state+ 1개의 donor electron이 형성됩니다.electron이 하나가 남기 때문에 CB 부근에 이electron이 형성됩니다.(형성 위치는 물질마다 다릅니다) 결론적으로 donor level이CB와 가까운 쪽에 형성되고 온도가 높아지면 donor level의 전자가 CB로 이동하고 donor level에 hole이 형성됩니다.
2. P는 5족원소이기 때문에 Si에 도핑하게되면 n-type가 됩니다.  여기서 electron이 diffusion되어 move out되면 (+) charge가 됩니다.
3. B는 3족원소이기 때문에 Si에 도핑하게되면 p-type이 됩니다.  여기서 hole이 diffusion되어move out되면 (-) charge가 됩니다.

답)

1. 5족원소인 P를 도핑하게되면 Si의 4개의 state, P의 3개의 state + 1개의donor electron이 형성됩니다. electron이 하나가 남기 때문에 CB 부근에 이 electron이 형성됩니다.(형성 위치는 물질마다 다릅니다) 결론적으로 donor level이 CB와 가까운 쪽에 형성되고 온도가 높아지면 donor level의 전자가 CB로 이동하고 donor level에 hole이 형성됩니다.

=> 위에서도 설명하였듯이 hole의정의는 VB에서 전자가 빠져나간 자리 즉 전류에 기여할수 있는 state를hole이라 부릅니다. 그래서 donor level에서 전자가 열, 광에너지를 받아서 CB로 올라간후 남겨진 donor level의 +state를 hole이라 부르지 않습니다. 주로 +charged state로 부르는 것이 맞습니다. Donor level에서 남겨진 +charge state들은 전류에기여하지 못하기 때문에 hole이라 부를수 없습니다.

만약 이것까지 hole이라 부르면 전류식에서 이론적인계산값과 실제 측정치가 너무도 틀려지기 때문입니다.

1f compensated semiconductor강의 부분을 들어보면 좀더 확실해 질겁니다.

2. P는 5족원소이기때문에 Si에 도핑하게되면 n-type가 됩니다.  여기서 electron이 diffusion되어 move out되면 (+) charge가 됩니다.= OK
3. B는 3족원소이기 때문에 Si에 도핑하게되면 p-type이 됩니다.  여기서 hole이 diffusion되어move out되면 (-) charge가 됩니다.=OK

<1e self Q&A>
1. n-type의 경우 eq1은 conduction band와 fermi level 사이의 관계, eq2는 Efi와 fermi level과의 관계 식입니다. =OK
또한 p-type의 경우 eq1은 valence band와 fermi level 사이의 관계, eq2는 Efi와 fermilevel과의 관계 식입니다. = OK
2. 도핑을 지속적으로 하게되면 degenerated(fermi level이 conduction band까지 치고 올라감) 상태가 됩니다.
3. Nd와 n0가 같지 않습니다. =OK

안녕하세요 박사님.

chapter2를 공부하는 중에 궁금한 점이 생겨 문의드립니다.

pn junction에서 E-filed가커질수록 depletion region 넓어지게 되는데, 이를 'E-field가 커질수록 ionized된 acceptor와 donor가 많기 때문에 depletion region이 커진것이다' 라고 생각해도 괜찮은건가요?

박사님께서 설명해주신 physical meaning으로는 depletion region의 넓이에 대한 이해가 쉽게 되는데,E-field와 depletion region의 관계가 제가 생각하는 개념이 맞는지 궁금하여문의글 올립니다.!

감사합니다.

답) n 지역의 전자가 p지역으로 diffusion되면 남겨진 +charged ion 이 남겨집니다.

p지역의 hole이 n지역으로 diffusion되면 그자리는 –charged ion이 남겨집니다.

Diffusion의 원리는 높은 농도에서 낮은 농도로 자연스럽게 생기는 현상입니다.

그리고 왜 +charged ion이 남겨지고 왜 –chargedion이 남겨지는지의 원리는 교안 1d 13페이지에서 16페이지에걸쳐서 설명을 했습니다.

E-filed가 생기는 원리는 전자기학 시간에 배웠는지 모르겠지만 양전하와 음전하여기서는 +charged ion과 –charged ion이있으면 자연스럽게 e-field가 생기게 됩니다. 그런데확산이 일어나면서 +이온수와 –이온수가 늘어가겠지요. 그럼 e-field의 크기(세기)가 더 커지지 않겠습니까?

따라서 박지우씨 질문을 다시 리뷰해보면

“E-filed가 커질수록 depletionregion 넓어지게 되는데, 이를 'E-field가커질수록 ionized된 acceptor와 donor가 많기 때문에 depletion region이 커진것이다' 라고 생각해도 괜찮은건가요?”

e-field가 커질수록 depletion이넓어진 것이 아니고 남겨진 +이온수와 –이온수가 늘어난 자체가depletion이 넓어진 것이고 따라서 e-field도커진것입니다.

이해가 되었기를 바랍니다.

지금까지는 외부에 전압을 가하지 않았을 때 즉 zerobias일때의 설명이고

한편 외부에 bias를 가하게 되면 외부 전압은저항이 가장 큰 부분에서 전압강하가 일어나므로 만약 외부 전압을 가하게 되면(물론 순바이어스이냐 역바이어스이냐에따라 다르지만) 대부분 전압강하는 depletion영역에서일어납니다, 왜냐하면 depletion영역이 다른 neutral 지역보다 저항성분이 크기 때문입니다. 따라서 외부 바이어스에의해 depletion지역에 전압강하가 일어나다보니 추가로 e-field의세기가 변화하게 됩니다.

질문)

안녕하세요 박사님

강의 잘 수강하고 있습니다.

멋진 강의 항상 감사합니다.

MOSFET 강의를 듣던 중, Vg가커지면 vertical E-field가 강해지고 surfaceroughness에 의해 mobility가 감소한다고 하셨습니다.

Vg가 강해졌을 때, roughness에 의한 mobility의 감소가 왜 일어나는지궁금합니다.

답) 교안 3d 5페이지오른쪽 아래 그림을 보면 SiOx gate oxide 와 Si 사이의 interface가 매끄럽지 못하고 울퉁불퉁하게 그렸습니다. 이그림은반도체 공학 교재중 Neamen 책을 참조하였는데

옛날 MOSFET 공정이 잘 발달되지 않았을 시기에는 Si과 SiOx gate oxide interface가 매끄럽지 못하게되는 경우가 많았습니다. 요즘 삼성이나 하이닉스에서는 절대 그런일이 생기지는 않을 겁니다.

옛날 MOSFET 공정에서inetrface가 매끄럽지 못할 경우 +Vgs로 유기된 전자들이 interface에 몰려들게 되고 이 전자들이 source에서 drain으로 움직일 때 roughness를 더 느끼게 된다는 얘기입니다. 하지만 실제로 Vgs가 더 커져서 더 많은 전자들이 모여들게 되면이 roughness를 못느끼게 되는게 실험적으로 밝혀진 사실입니다.정리를 하면 interface가 울퉁불퉁할 경우 일정한Vgs까지는 유기된 전자들이 표면의 roughness를 느끼게 되다가 더 큰 Vgs에서는 roughness,를 느끼는 전자의 수보다 느끼지 못하고그위로 지나가는 전자의 수가 많아지므로 다시 전류의 양이 증가하고 이동도가 올라가는 경우가 생깁니다. 쉽게비교 할수 있는 실험이 SiOx를 높은 온도에서 짧은 시간동안 아주 급하게 만들어서 인위적으로 roughness를 나쁘게 하고 또하나는 오랜시간 정성스럽게 SiOx를형성하여 roughness를 좋게 만들어 MOSFET 측정을비교해보면 차이가 날겁니다.

하지만 이 data는 옛날MOSFET공정이 발달되지 않을 시기에 전류가 떨어지는 현상을 해석하다보니 roghness에의해 전자가 scattering이 되면서 drain으로 많이못빠져 나가겠구나라고 옛날 과학자들이 밝혀낸 사실입니다. 요즘은 이런현상이 일어나지는 않을 겁니다.

여기서 주목해야할 사실은 우리가 MOSFET을 만들 경우 일정이상의전류와 이동도를 예상하게 되는데 만약 MOSFET 측정에서 전류가 일정이상 나오지 않고 이동도도 턱도없이 낮게 나올경우 과연 어떤 이유로 낮게 나올까 할 때 의심해봐야 할 인자중에 하나가 된다는 걸 이페이지에서 우리가 배워야 합니다.

하지만 전류가 떨어지는 상황은 이것이외에도 trapping등 여러가지이유가 있을 수 있으니 교재를 통해 많은 사례와 과학적 설명을 이해한후 나중에 현장에서 이런 비슷한 경우가 생겼을 때 해석을 지금까지 배운 이론중에나올 수 있다는 사실이 더 중요한 포인트입니다. 도움이 되었길 빕니다.

답) 질문은 언제든지 환영입니다. 앤디솔의 강의는 수강자가 질문을 할때는 얼마나 궁금해서 질문을 할까라고 생각해서 가능한 다른일 제쳐두고 가장먼저 답을 해줄려고 합니다. 그래서 모든 수강생들이 질문의 답이 빠르다고 합니다.

State=pointdefect=trap은 모두 같은 뜻입니다. State가좀 더 포괄적인 의미를 가지고 있습니다.

교안 1a 12페이지 두개의Si이 결합하기전의 Bohr model을 한번 다시 보기바랍니다.

거기에 빈 state가있습니다. 전자가 들어갈수 있는 방이라고 했습니다.

하지만 이 빈state가어떨때는 trap이 되기도 한다고 했습니다.

두개의 Si이 화학적 결합을할 때 13페이지처럼

빈state는 에너지 준위가높은 위쪽으로 가서 CB를 이루고 전자를 품은 state는에너지 준위가 낮은 아래쪽으로 가서 VB를 이룬다고 했습니다. 그리고자연스럽게 가운데 Gap이 생기는데 이것을 우리는 energyband gap이라 부르지요.

그럼 모든 Si원자는 100% 화학적 결합을 할까요? 절대 그렇지 않습니다. 아주 아주 일부 예를 들어 1억분의 1정도는 Si 원자가 바로 옆에 존재하지 않을 수도 있습니다. 그럴경우 옆의 Si은 13페이지에서처럼 오른쪽 Si원자가 없다고 가정하고 그냥 4개의 전자가채워진 state와 4개의 빈 state가 바로 옆의 Si과 화학적 결합을 하지 못하고 공중에 붕떠있는 현상이 생기는데 이것들이 band gap내에 존재하게 되면서 pointdefect가 되고 또다른 말로 trap이 되는 것입니다.따라서 원래는 state였는데 자기 역할 즉 VB나CB로 못가고 밴드갭 내에 남게 되면 과학자들은 이것을 다르게 부르기 시작했습니다. 왜냐하면 나중에 전기적으로 나쁜 영향을 주는 defect 역할 trap(전류의 흐름을 막는다는 뜻)역할을 하기 때문에 이름을 그렇게지었습니다.

이해가 되었기를 빕니다.

앞으로 질문도 곰곰히 생각해보고 언제든지 질문을 남겨주기 바랍니다.

취준생이 취업성공을 돕는 것이 앤디솔의 가장 큰 보람입니다.

다른 지인들에게도 많은 추천 부탁합니다.

2. MOSFET 소자에서 커패시턴스 부분은 가장중심이 되는 Cds (ox) 도 있지만 게이트와 드레인/소스간의 기생 커페시턴스도 있다고 배웠습니다! 이 기생커패시턴스 같은 경우 크면 좋지 않을 것 같은데, 어떻게 하면 이 기생 커페시턴스를 조절 할 수 있을지 궁금합니다!

답) parastic capacitance는우리가 원치 않은 capacitance 입니다. 왜 생길까요?

Capacitance는 원리적으로 양쪽 메탈과 메탈이존재하면 cap은 생기게 됩니다. 우리가 의도 하지 않아도.

이경우도 마찬가지 입니다.

답은 Gate전극과 drain 전극이 존재하는 사이에 parastic cap이 존재할 수있고 혹시 gate 전극과 drain전극이 약간의 overlap이 된다면 상당히 큰 parastic cap이 존재합니다.

당연히 cap값이 크면 나중에 주파수특성을 아주 나쁘게 하는 요인이 되고 전체 소비전력도 이cap값이 크면 따라서 커지게 됩니다.

조절할 수 있는 방법은 가능한 두개 전극사이의 간격을 멀리하거나 overlap되는 부분을 최소화 하면 되는데

이렇게 하면 또 다른 side effect가생길 수 있으니 이런 경우는 정확한 소자 simulation 즉 TCAD나SILVACO라는 상용 프로그램을 이용해서 최적화 합니다.

매번 좋은 강의 감사합니다 :)

1.Mosfet의 동작 중에

Channel Length modulation 에 의해 채널의 길이가 줄어들면

Output-Characteristic 그래프에서 Saturation Point에서도 전류가 증가한다고 배웠습니다!

근데 Channel 길이가 계속 줄어들다가 ShortChannel 에서는 전자의 mobility 가 쉽게 포화되서 

long channel 일 때보다 더 빠르게  Ids가 포화된다고 배웠는데

그러면 전체적인 Output Characteristics 에서 Vds 값을 올려주면 

Saturation Point 까지는 선형적으로 증가하다가/ Saturation Point 이후에는 약간씩 증가하고 (ChannelLength Modulation 효과)-> 

강한 역 Bias 에 의해 Short Channel 효과가생기면 Ids 가 또 떨어지다가 -> Breakdown 이일어나는 것인가요?

답) 채널의 길이(L)가 줄면 전류의 공식에서채널길이와 반비례하므로 전류는 증가하겠지요.

물리적으로는 Souce 에서 channel과는순바이어스 channel과 drain과는 역바이어스관계에서

source에서 밀어준 전자뭉치들이 긴채널을 통과하는 것보다 짧은채널을 통과하면서중간에 전자를 상대적으로 덜 잃게 되면서 생기는 현상으로 보면 됩니다.

Short channel은 그만큼 drain과channel사이에 depletion에서 e-field가 long channel보다 더 많이 걸리게 되므로 전자의mobility가 교안 3d 7페이지 오른쪽 위 그림처럼maximum으로 올라가 saturation된 것을 볼수있듯이가장 높은 상태의 mobilty 값을 가지므로 이또한 전류의 공식에서 mobility에 비례하므로 전류가 증가하겠지요. 따라서 강한 역바이어스에이해 channel length가 줄면서 short channel 보이게되고 그리고 drain과 channel끝사이에 depletion에 강한 e-field가 걸리면서 mobiltiy또한 증가하므로 Ids는 떨어지지 않고

계속 증가하다가 Breakdown이 일어나는 겁니다. 이breakdown 근처는 순식간에 일어나는 현상이므로 눈으로 정말 살짝 떨어졌다가 breakdown이 일어나는지는 볼수도 없을뿐더러 그런 현상은 일어나지 않습니다.ㅎㅎ 문기영학생이 질문한 것에 보충설명을 위와 같이 했으니 다시 한번 꼼꼼히 읽어보시고 본인이 2%부족한 것이 무엇인지 다시 한번 느껴보기 바랍니다.

2. Short Channel Effect에서 선생님이 그려주신 그림에 보면 Source 쪽에도 Depletion Region이 생기는데 

이 Depletion Region은 무엇때문에 생기는 것인가요? ㅠㅠ 

Drain 쪽은 역Bias에 의해서점점 커지는 것은 알겠는데 Source쪽은 잘 모르겠습니다 ㅠㅠ

답) 교안 3d 3페이지 4페이지 그림을 보면 source와 channel사이의 depletion은 drain과 channel사이의 depletion 길이 보다 짧습니다. 다 이유가 있지요.

바로 위에 설명한 것 처럼 drain에 + 바이어스를걸면 drain입장에서는 channel과 역바이어스가 걸린것이고

Channel과 source 입장에서보면 순바이어스가 걸린 것 처럼 보입니다. 따라서 diode에서설명한 것처럼

순바이어스에서 depletion 길이는 역바이어스 depletion길이보다짧은 것이 당연하므로 3페이지 4페이지 그림과 같은 겁니다. 교안 3a 9페이지 에너지 밴드 다이어그램을 보면 평형상태에서는9페이지 그림처럼 보이다가 drain에 +전압을 걸면 source와 channel은순바이어스 channel과 drain은 역바이어스 걸린 것처럼 밴드갭 모양도 바뀌게 되는 겁니다. 다이오드 강의를 다시 한번 들으면 훨씬 더 쉬울 겁니다.

도움이 되었기를 …

수강후기는 상당히 인상적이었습니다.

내가 그정도로 열정적으로 강의를 했나 싶을 정도로 좀 부끄럽군요.

어떻게 하면 더 알아듣기 쉽게 강의할까 고민은 많이 했지만…

올해 겨울쯤 여러 수강생들의 질문을 정리해서 좀 더 쉽게 가능한 수강생들이

질문이 최소한 나올수 있도록 강의를 업데이트 할 예정입니다.

취업후에도 현장업무시 불량분석 해석에서 막히는 부분이 있으면 다시 한번 리뷰하면

좋게끔 만들어 볼 테니 계속 관심을 가져주면 고맙겠어요.

취업하면 꼭 연락주기 바랍니다. 파이팅하세요, 잘될겁니다.

먼저 MOSFET과 BJT 강의에서 상세하게설명해 주시는거 정말 감사합니다!!

강의를 수강하다가 Short Channel Efttect에서 hot electron의 degradation 해결하기위해

NMOS 일때는 LDD를 한다는것을 수강하였는데,

LDD 에 n- 를 도핑해주면선생님께서

depletion width 가 훨씬더Wide하게 바뀐다고 하셨는데 

여기서 커지는 depletion width 는 

n+에 역바이어스를 가했을 때 커지는 공핍층이랑 다른 개념으로 생각해야 하나요?

Drain에 역바이어스가 가해져도depletion width가 커지고 E field 도 쌔지는 것으로 공부했는데,

LDD에 의한 Efield의 증가랑은 다른것인지 궁금합니다!!

답)

문기영 회원님은 chapter 2 p-n junction을시청하지 않아서 이 부분이 혼돈스러울 것 같습니다.

Drain 의 n+에+ bias를 가하면 p type substarte와 역바이어스가걸린 것처럼 보입니다. Depletion 영역은 p지역이lightly doped되어서 depletion영역이 넓을것이고 n+ drain쪽은 depletion이 매우 좁을것입니다.

이 두 depletion에서 대부분 Vds 외부 바이어스 전압강하가 일어나는데 아주 좁은 depletion 영역이다보니 maximum e-field 의 크기가 클 수 밖에 없습니다.(이 부분이 chapter 2에 설명되어 있습니다.) 하지만n+지역을 n-지역으로 바꾸게 되면 n지역의 depletion 영역도 상대적으로 넓어지며 maximum e-field의 크기도 줄어들게 됩니다. N+를 n-로 바꾸면 drain metal과의 ohmic이 어렵기 때문에 그래서 n- LDD를 중간에 삽입해서 e-field의 세기를 조절할 수 있습니다. 이해가 되었기를 빕니다.

질문) Lecture 1f 5페이지 밑에 example 설명 하실때 Nd가Na에 비해서 큰 수 이기 때문에 Na가 없는 것 처럼 되며 이러한 이유로Nd=n0이며, 즉, n-type이라고설명 하셨는데(물론 페르미 레벨 위치로도 n-type임을설명하셨지만), 사실상 Nd를 식으로써 구하여 Na와 계산해 보니 Nd와 크기 차이가 얼마나지 않아서 이 점이 의아해서질문하게 되었습니다 그리고 더불어서 Nd와 Na 값의 크기가얼마 차이 나지 않더라도 Nd-Na가 n0가 될수 있는지궁금합니다

답) 영상을 다시 보니 Nd-Na에서 결국 n0가 되고 Na는사라지게 된다는 뜻은  p type(Na)sustrate에 많은 양의 n type (Nd)를 도핑하면서 Na만큼 Nd로 compensated하고 나서 나머지 Nd로 n0를 만든다라고 한것입니다. Na가 없는 것이 아니고 더 많은 Nd로 Na를 사라지게 하고 나머지 Nd로 n0를만든다는 뜻입니다.

Nd=1.1x10e17 Na=1x10e16   n0=1x10e17   Ec-Ef= 0.146eV

Nd=9.55x10e16  Na=1x10e16  n0=8.55x10e17   Ec-Ef= 0.15eV

1f 5페이를 위와 같이 다시 정리했습니다.

Na를 사라지게 하고 나머지 n0 의 농도가 낮을수록 좀 더 fermi level이 아래로 가지않았습니까?

사라지게는 했지만 Na=10e16 만큼영향을 주었고 fermi level위치에도 최종 영향을 준 것입니다.

다시 정리하면 Na는 더 많은 Nd에 의해 사라지게 되고 최종  n0가 나오고 fermi level과 최종 doping에 Na만큼 영향을 준다는 뜻입니다. 영상에서 Na에 해당하는 수만큼 Nd로사라지게 만든다 라고 했으면 더 이해가 잘갔을 거라고 생각이 드네요. 

이해가 되었기를 바랍니다.