메인메뉴로 이동 본문으로 이동

로그인 메뉴

lnb영역

고객센터

문의하기

강의에 관해서 궁금한
사항은 문의주세요.

031.714.2116

통화상담 가능시간 : 9시~6시

점심시간 : 12시~1시
주말,공휴일은 쉽니다

컨텐츠 내용

  1. 학습지원센터
  2. Q&A

Q&A

Q&A 조회 페이지
TFT 질문있습니다! 최형찬 / 2017.05.01

안녕하십니까?

삼성디스플레이 상반기 지원자 최형찬입니다.

작년 하반기 삼성디스플레이 면접에서 탈탁의 고배를 마시고 올해는 제가 이루고 싶은 꿈을 이루기 위해

열심히 공부하고 있는 청년입니다.

좋은 강의를 뒤늦게 알게 되어 아쉽지만 지금이라도 알게 된 것을 다행으로 생각하며

항상 선생님께 감사드리는 마음이 있습니다.

합격 후 좋은 후기를 남기고 디스플레이 패널 개발의 발전을 이뤄내는 자랑스런 제자가 되도록 하겠습니다.

 

저의 질문사항은 최근 수강한 강의인 비정질 TFT 소자물리에 대한 것입니다.

바쁜 시간을 쪼개가며 열심히 수강했지만 아직 부족한 것들이 많기에 질문을 드리고자 합니다.

 

1. PECVD 공정으로 올리는 a-Si:H의 active layer는 단결정 실리콘의 제조법인 쵸크랄스키법의 고온 과정과 달리 300~400℃(유리기판이 견딜 수 있는 온도)에서 사일렌가스를 써서 올리기 때문에 Lattice constant가 다른 Weak bonding과 Dangling bond에 의한 Deep state가 형성되어 비정질로 증착된다고 말씀하셨었습니다. 제가 궁금한 사항은 단지 Gas를 사용해서 어중간한 온도(단결정 실리콘보다는 적은)에서 증착하기 때문에 비정질로 증착되는 것인지 궁금합니다. 공정을 행함에 있어 플라즈마의 역할이나 무거운 원자가 Sheath에 의해 가속되어 증착된 기판의 표면을 타격해서 비정질로만 증착되는 것으로 알고 있는데 이 내용이 맞는지 알고 싶습니다.

 

2. PECVD 공정으로는 절대로 Poly crystal의 Si를 얻을 수 없는 것인지 알고 싶습니다.


3. 화소 수가 증가하면서 픽셀의 수가 증가하고 트랜지스터가 증가하게 되는데 그 과정에서 기존의 TFT를 적용함에 있어 발생되는 화면의 얼룩현상 같은 것들도 말씀하신 Contact 저항 감소, active layer 두께 최적화, 채널 길이 최적화, Gate Insulator의 표면 플라즈마 처리, 공정에서 gas를 rich하게 넣어주는 것으로 Defect로 작용하는 State를 감소시켜 특성을 개선하여 적용가능한지 알고 싶습니다.

 

4. 공정에서 Gas를 많이 넣어줄수록 Si의 bandgap(1.1eV), 절연막(5eV)로 막을 형성할 수 있다고 배웠습니다. 그 이유는 증착하고자 하는 Gas의 분위기가 rich하기 때문에 막이 균일하게 형성이 되는 것이라고 봐도 되는 것인지 궁금합니다. 결론적으로 gas의 유량에 따라 증착되는 막 내의 state가 줄어드는 이유가 궁금합니다.

 

감사합니다. 항상 행복하고 즐거운 하루가 되시길 기원하겠습니다.

 

 

 

QNA
답변 상태 답변완료
담당자 최고관리자 답변일 2017.05.06
답변내용

최형찬씨

먼저 부탁한가지와 제안 한가지를 드립니다.

 

독취사와 스펙업에 일반회원으로서 앤디솔 강의가 어떤지 소감을 솔직히 남겨주면 고맙겠습니다. 개인블로그에도 올려주면 고맙겠습니다.

제안은 이번 목요일 5월4일 3시에 삼성전자, 삼성디스플레이 최종 면접을 기다리는 지원자들 대상(수강자 한하여)

무료 면접 리허설을 진행합니다. 제가 삼성 임원시 매년 신입사원 최종 면접을 본 경험이 있어 몇가지 팁을 줄까 합니다.

앤디솔 홈피에 담당자에게 연락해서 예약하기 바랍니다.

  1. PECVD 공정으로올리는 a-Si:H active layer는 단결정 실리콘의제조법인 쵸크랄스키법의 고온 과정과 달리 300~400(유리기판이 견딜 있는 온도)에서 사일렌가스를 써서 올리기 때문에 Lattice constant 다른 Weak bonding Dangling bond 의한 Deep state 형성되어 비정질로 증착된다고 말씀하셨었습니다. 제가 궁금한 사항은 단지 Gas 사용해서 어중간한 온도(단결정 실리콘보다는 적은)에서 증착하기 때문에 비정질로 증착되는 것인지 궁금합니다. 공정을 행함에 있어 플라즈마의 역할이나 무거운 원자가 Sheath 의해 가속되어 증착된 기판의 표면을 타격해서 비정질로만 증착되는 것으로 알고 있는데 내용이 맞는지 알고 싶습니다.


) 어중간한 온도에 제한이 있습니다. 유기기판의 가격때문입니다. 가격이 아주 고가이면 온도를 높이 올리수있습니다. 온도를 높이 올리는 만큼 결정질이나 weak bonding수가줄면서 quality가 좋고 신뢰성도 좋아집니다. 하지만유기기판의 가격이 디스플레이 패널 원가의 대부분을 차지하고 있어 비싼 유기 기판을 절대 사용하지 못합니다. 하지만300도 정도도 증착하고 Hydrogen 양과 Plasma 세기 등을 최적화 했더니 패널의 신뢰성 spec을 통과해서양산으로 이어진겁니다. 다시 정리하면 300도 정도의 기판온도로SiH4와 수소가스 그리고 plasma 조건 을 최적한 한비정질로만의 a-Si:H라 생각하면 됩니다.


 


  1. PECVD 공정으로는 절대로 Poly crystal Si 얻을 없는 것인지 알고 싶습니다.


) 온도를 아주 높이 올리면 일부Poly Si이 얻어지기도 합니다.하지만 산업체에서는 원가가가장 중요한 부분임을 잊지말기 바랍니다.


 


  1. 화소 수가 증가하면서 픽셀의 수가 증가하고 트랜지스터가 증가하게 되는데 그 과정에서기존의 TFT를 적용함에 있어 발생되는 화면의 얼룩현상 같은 것들도 말씀하신 Contact 저항 감소, active layer 두께 최적화, 채널 길이 최적화, Gate Insulator의 표면 플라즈마 처리, 공정에서 gas rich하게넣어주는 것으로 Defect로 작용하는 State를 감소시켜특성을 개선하여 적용가능한지 알고 싶습니다.


)낮은 온도와 PECVD 조건에서 비정질로 성막이 되고 거기에는 수많은 defect trap이존재하게 됩니다. 하지만 PECVD 성막조건에서 증착시간이오래 걸리더라도 gas를 많이 넣으면 defect를 줄일수있지만 공정시간도 모두 돈이라 이부분도 심각하게 고민해야 합니다.


 


 


4. 공정에서 Gas를 많이넣어줄수록 Si bandgap(1.1eV), 절연막(5eV)로 막을 형성할 수 있다고 배웠습니다. 그 이유는 증착하고자하는 Gas의 분위기가 rich하기 때문에 막이 균일하게형성이 되는 것이라고 봐도 되는 것인지 궁금합니다. 결론적으로 gas의유량에 따라 증착되는 막 내의 state가 줄어드는 이유가 궁금합니다.


 ) 위 질문에서 Gas 가 어떤 종류일까 고민했는데 절연막 5eV라는 것을 보니 SiNx이고 GasNH3 암모니아Gas이군요. Gas의 유량 그리고 plasma 조건에 따라 막내에 state를 줄일 수 있습니다.


다만 여러 번 언급한 것처럼 시간과 막질은 trade-off이기 때문에 엔지니어라면 고민을많이 해야합니다.


무작정 양질의 성막을 올리기 위해 시간을 길게하고 그러면서 수백억하는 장비를 계속  살 수는 없지 않겠습니까?