질문)

안녕하세요 박사님

강의 잘 수강하고 있습니다.

멋진 강의 항상 감사합니다.

MOSFET 강의를 듣던 중, Vg가커지면 vertical E-field가 강해지고 surfaceroughness에 의해 mobility가 감소한다고 하셨습니다.

Vg가 강해졌을 때, roughness에 의한 mobility의 감소가 왜 일어나는지궁금합니다.

답) 교안 3d 5페이지오른쪽 아래 그림을 보면 SiOx gate oxide 와 Si 사이의 interface가 매끄럽지 못하고 울퉁불퉁하게 그렸습니다. 이그림은반도체 공학 교재중 Neamen 책을 참조하였는데

옛날 MOSFET 공정이 잘 발달되지 않았을 시기에는 Si과 SiOx gate oxide interface가 매끄럽지 못하게되는 경우가 많았습니다. 요즘 삼성이나 하이닉스에서는 절대 그런일이 생기지는 않을 겁니다.

옛날 MOSFET 공정에서inetrface가 매끄럽지 못할 경우 +Vgs로 유기된 전자들이 interface에 몰려들게 되고 이 전자들이 source에서 drain으로 움직일 때 roughness를 더 느끼게 된다는 얘기입니다. 하지만 실제로 Vgs가 더 커져서 더 많은 전자들이 모여들게 되면이 roughness를 못느끼게 되는게 실험적으로 밝혀진 사실입니다.정리를 하면 interface가 울퉁불퉁할 경우 일정한Vgs까지는 유기된 전자들이 표면의 roughness를 느끼게 되다가 더 큰 Vgs에서는 roughness,를 느끼는 전자의 수보다 느끼지 못하고그위로 지나가는 전자의 수가 많아지므로 다시 전류의 양이 증가하고 이동도가 올라가는 경우가 생깁니다. 쉽게비교 할수 있는 실험이 SiOx를 높은 온도에서 짧은 시간동안 아주 급하게 만들어서 인위적으로 roughness를 나쁘게 하고 또하나는 오랜시간 정성스럽게 SiOx를형성하여 roughness를 좋게 만들어 MOSFET 측정을비교해보면 차이가 날겁니다.

하지만 이 data는 옛날MOSFET공정이 발달되지 않을 시기에 전류가 떨어지는 현상을 해석하다보니 roghness에의해 전자가 scattering이 되면서 drain으로 많이못빠져 나가겠구나라고 옛날 과학자들이 밝혀낸 사실입니다. 요즘은 이런현상이 일어나지는 않을 겁니다.

여기서 주목해야할 사실은 우리가 MOSFET을 만들 경우 일정이상의전류와 이동도를 예상하게 되는데 만약 MOSFET 측정에서 전류가 일정이상 나오지 않고 이동도도 턱도없이 낮게 나올경우 과연 어떤 이유로 낮게 나올까 할 때 의심해봐야 할 인자중에 하나가 된다는 걸 이페이지에서 우리가 배워야 합니다.

하지만 전류가 떨어지는 상황은 이것이외에도 trapping등 여러가지이유가 있을 수 있으니 교재를 통해 많은 사례와 과학적 설명을 이해한후 나중에 현장에서 이런 비슷한 경우가 생겼을 때 해석을 지금까지 배운 이론중에나올 수 있다는 사실이 더 중요한 포인트입니다. 도움이 되었길 빕니다.

답) 질문은 언제든지 환영입니다. 앤디솔의 강의는 수강자가 질문을 할때는 얼마나 궁금해서 질문을 할까라고 생각해서 가능한 다른일 제쳐두고 가장먼저 답을 해줄려고 합니다. 그래서 모든 수강생들이 질문의 답이 빠르다고 합니다.

State=pointdefect=trap은 모두 같은 뜻입니다. State가좀 더 포괄적인 의미를 가지고 있습니다.

교안 1a 12페이지 두개의Si이 결합하기전의 Bohr model을 한번 다시 보기바랍니다.

거기에 빈 state가있습니다. 전자가 들어갈수 있는 방이라고 했습니다.

하지만 이 빈state가어떨때는 trap이 되기도 한다고 했습니다.

두개의 Si이 화학적 결합을할 때 13페이지처럼

빈state는 에너지 준위가높은 위쪽으로 가서 CB를 이루고 전자를 품은 state는에너지 준위가 낮은 아래쪽으로 가서 VB를 이룬다고 했습니다. 그리고자연스럽게 가운데 Gap이 생기는데 이것을 우리는 energyband gap이라 부르지요.

그럼 모든 Si원자는 100% 화학적 결합을 할까요? 절대 그렇지 않습니다. 아주 아주 일부 예를 들어 1억분의 1정도는 Si 원자가 바로 옆에 존재하지 않을 수도 있습니다. 그럴경우 옆의 Si은 13페이지에서처럼 오른쪽 Si원자가 없다고 가정하고 그냥 4개의 전자가채워진 state와 4개의 빈 state가 바로 옆의 Si과 화학적 결합을 하지 못하고 공중에 붕떠있는 현상이 생기는데 이것들이 band gap내에 존재하게 되면서 pointdefect가 되고 또다른 말로 trap이 되는 것입니다.따라서 원래는 state였는데 자기 역할 즉 VB나CB로 못가고 밴드갭 내에 남게 되면 과학자들은 이것을 다르게 부르기 시작했습니다. 왜냐하면 나중에 전기적으로 나쁜 영향을 주는 defect 역할 trap(전류의 흐름을 막는다는 뜻)역할을 하기 때문에 이름을 그렇게지었습니다.

이해가 되었기를 빕니다.

앞으로 질문도 곰곰히 생각해보고 언제든지 질문을 남겨주기 바랍니다.

취준생이 취업성공을 돕는 것이 앤디솔의 가장 큰 보람입니다.

다른 지인들에게도 많은 추천 부탁합니다.

2. MOSFET 소자에서 커패시턴스 부분은 가장중심이 되는 Cds (ox) 도 있지만 게이트와 드레인/소스간의 기생 커페시턴스도 있다고 배웠습니다! 이 기생커패시턴스 같은 경우 크면 좋지 않을 것 같은데, 어떻게 하면 이 기생 커페시턴스를 조절 할 수 있을지 궁금합니다!

답) parastic capacitance는우리가 원치 않은 capacitance 입니다. 왜 생길까요?

Capacitance는 원리적으로 양쪽 메탈과 메탈이존재하면 cap은 생기게 됩니다. 우리가 의도 하지 않아도.

이경우도 마찬가지 입니다.

답은 Gate전극과 drain 전극이 존재하는 사이에 parastic cap이 존재할 수있고 혹시 gate 전극과 drain전극이 약간의 overlap이 된다면 상당히 큰 parastic cap이 존재합니다.

당연히 cap값이 크면 나중에 주파수특성을 아주 나쁘게 하는 요인이 되고 전체 소비전력도 이cap값이 크면 따라서 커지게 됩니다.

조절할 수 있는 방법은 가능한 두개 전극사이의 간격을 멀리하거나 overlap되는 부분을 최소화 하면 되는데

이렇게 하면 또 다른 side effect가생길 수 있으니 이런 경우는 정확한 소자 simulation 즉 TCAD나SILVACO라는 상용 프로그램을 이용해서 최적화 합니다.

매번 좋은 강의 감사합니다 :)

1.Mosfet의 동작 중에

Channel Length modulation 에 의해 채널의 길이가 줄어들면

Output-Characteristic 그래프에서 Saturation Point에서도 전류가 증가한다고 배웠습니다!

근데 Channel 길이가 계속 줄어들다가 ShortChannel 에서는 전자의 mobility 가 쉽게 포화되서 

long channel 일 때보다 더 빠르게  Ids가 포화된다고 배웠는데

그러면 전체적인 Output Characteristics 에서 Vds 값을 올려주면 

Saturation Point 까지는 선형적으로 증가하다가/ Saturation Point 이후에는 약간씩 증가하고 (ChannelLength Modulation 효과)-> 

강한 역 Bias 에 의해 Short Channel 효과가생기면 Ids 가 또 떨어지다가 -> Breakdown 이일어나는 것인가요?

답) 채널의 길이(L)가 줄면 전류의 공식에서채널길이와 반비례하므로 전류는 증가하겠지요.

물리적으로는 Souce 에서 channel과는순바이어스 channel과 drain과는 역바이어스관계에서

source에서 밀어준 전자뭉치들이 긴채널을 통과하는 것보다 짧은채널을 통과하면서중간에 전자를 상대적으로 덜 잃게 되면서 생기는 현상으로 보면 됩니다.

Short channel은 그만큼 drain과channel사이에 depletion에서 e-field가 long channel보다 더 많이 걸리게 되므로 전자의mobility가 교안 3d 7페이지 오른쪽 위 그림처럼maximum으로 올라가 saturation된 것을 볼수있듯이가장 높은 상태의 mobilty 값을 가지므로 이또한 전류의 공식에서 mobility에 비례하므로 전류가 증가하겠지요. 따라서 강한 역바이어스에이해 channel length가 줄면서 short channel 보이게되고 그리고 drain과 channel끝사이에 depletion에 강한 e-field가 걸리면서 mobiltiy또한 증가하므로 Ids는 떨어지지 않고

계속 증가하다가 Breakdown이 일어나는 겁니다. 이breakdown 근처는 순식간에 일어나는 현상이므로 눈으로 정말 살짝 떨어졌다가 breakdown이 일어나는지는 볼수도 없을뿐더러 그런 현상은 일어나지 않습니다.ㅎㅎ 문기영학생이 질문한 것에 보충설명을 위와 같이 했으니 다시 한번 꼼꼼히 읽어보시고 본인이 2%부족한 것이 무엇인지 다시 한번 느껴보기 바랍니다.

2. Short Channel Effect에서 선생님이 그려주신 그림에 보면 Source 쪽에도 Depletion Region이 생기는데 

이 Depletion Region은 무엇때문에 생기는 것인가요? ㅠㅠ 

Drain 쪽은 역Bias에 의해서점점 커지는 것은 알겠는데 Source쪽은 잘 모르겠습니다 ㅠㅠ

답) 교안 3d 3페이지 4페이지 그림을 보면 source와 channel사이의 depletion은 drain과 channel사이의 depletion 길이 보다 짧습니다. 다 이유가 있지요.

바로 위에 설명한 것 처럼 drain에 + 바이어스를걸면 drain입장에서는 channel과 역바이어스가 걸린것이고

Channel과 source 입장에서보면 순바이어스가 걸린 것 처럼 보입니다. 따라서 diode에서설명한 것처럼

순바이어스에서 depletion 길이는 역바이어스 depletion길이보다짧은 것이 당연하므로 3페이지 4페이지 그림과 같은 겁니다. 교안 3a 9페이지 에너지 밴드 다이어그램을 보면 평형상태에서는9페이지 그림처럼 보이다가 drain에 +전압을 걸면 source와 channel은순바이어스 channel과 drain은 역바이어스 걸린 것처럼 밴드갭 모양도 바뀌게 되는 겁니다. 다이오드 강의를 다시 한번 들으면 훨씬 더 쉬울 겁니다.

도움이 되었기를 …

수강후기는 상당히 인상적이었습니다.

내가 그정도로 열정적으로 강의를 했나 싶을 정도로 좀 부끄럽군요.

어떻게 하면 더 알아듣기 쉽게 강의할까 고민은 많이 했지만…

올해 겨울쯤 여러 수강생들의 질문을 정리해서 좀 더 쉽게 가능한 수강생들이

질문이 최소한 나올수 있도록 강의를 업데이트 할 예정입니다.

취업후에도 현장업무시 불량분석 해석에서 막히는 부분이 있으면 다시 한번 리뷰하면

좋게끔 만들어 볼 테니 계속 관심을 가져주면 고맙겠어요.

취업하면 꼭 연락주기 바랍니다. 파이팅하세요, 잘될겁니다.

먼저 MOSFET과 BJT 강의에서 상세하게설명해 주시는거 정말 감사합니다!!

강의를 수강하다가 Short Channel Efttect에서 hot electron의 degradation 해결하기위해

NMOS 일때는 LDD를 한다는것을 수강하였는데,

LDD 에 n- 를 도핑해주면선생님께서

depletion width 가 훨씬더Wide하게 바뀐다고 하셨는데 

여기서 커지는 depletion width 는 

n+에 역바이어스를 가했을 때 커지는 공핍층이랑 다른 개념으로 생각해야 하나요?

Drain에 역바이어스가 가해져도depletion width가 커지고 E field 도 쌔지는 것으로 공부했는데,

LDD에 의한 Efield의 증가랑은 다른것인지 궁금합니다!!

답)

문기영 회원님은 chapter 2 p-n junction을시청하지 않아서 이 부분이 혼돈스러울 것 같습니다.

Drain 의 n+에+ bias를 가하면 p type substarte와 역바이어스가걸린 것처럼 보입니다. Depletion 영역은 p지역이lightly doped되어서 depletion영역이 넓을것이고 n+ drain쪽은 depletion이 매우 좁을것입니다.

이 두 depletion에서 대부분 Vds 외부 바이어스 전압강하가 일어나는데 아주 좁은 depletion 영역이다보니 maximum e-field 의 크기가 클 수 밖에 없습니다.(이 부분이 chapter 2에 설명되어 있습니다.) 하지만n+지역을 n-지역으로 바꾸게 되면 n지역의 depletion 영역도 상대적으로 넓어지며 maximum e-field의 크기도 줄어들게 됩니다. N+를 n-로 바꾸면 drain metal과의 ohmic이 어렵기 때문에 그래서 n- LDD를 중간에 삽입해서 e-field의 세기를 조절할 수 있습니다. 이해가 되었기를 빕니다.

질문) Lecture 1f 5페이지 밑에 example 설명 하실때 Nd가Na에 비해서 큰 수 이기 때문에 Na가 없는 것 처럼 되며 이러한 이유로Nd=n0이며, 즉, n-type이라고설명 하셨는데(물론 페르미 레벨 위치로도 n-type임을설명하셨지만), 사실상 Nd를 식으로써 구하여 Na와 계산해 보니 Nd와 크기 차이가 얼마나지 않아서 이 점이 의아해서질문하게 되었습니다 그리고 더불어서 Nd와 Na 값의 크기가얼마 차이 나지 않더라도 Nd-Na가 n0가 될수 있는지궁금합니다

답) 영상을 다시 보니 Nd-Na에서 결국 n0가 되고 Na는사라지게 된다는 뜻은  p type(Na)sustrate에 많은 양의 n type (Nd)를 도핑하면서 Na만큼 Nd로 compensated하고 나서 나머지 Nd로 n0를 만든다라고 한것입니다. Na가 없는 것이 아니고 더 많은 Nd로 Na를 사라지게 하고 나머지 Nd로 n0를만든다는 뜻입니다.

Nd=1.1x10e17 Na=1x10e16   n0=1x10e17   Ec-Ef= 0.146eV

Nd=9.55x10e16  Na=1x10e16  n0=8.55x10e17   Ec-Ef= 0.15eV

1f 5페이를 위와 같이 다시 정리했습니다.

Na를 사라지게 하고 나머지 n0 의 농도가 낮을수록 좀 더 fermi level이 아래로 가지않았습니까?

사라지게는 했지만 Na=10e16 만큼영향을 주었고 fermi level위치에도 최종 영향을 준 것입니다.

다시 정리하면 Na는 더 많은 Nd에 의해 사라지게 되고 최종  n0가 나오고 fermi level과 최종 doping에 Na만큼 영향을 준다는 뜻입니다. 영상에서 Na에 해당하는 수만큼 Nd로사라지게 만든다 라고 했으면 더 이해가 잘갔을 거라고 생각이 드네요. 

이해가 되었기를 바랍니다.

답변해주신 내용 너무나도 감사하게 보았습니다. 제가 언제 또 공부를 오래 하신 분과 질문하고 대답을 듣고 할 수 있을지 몰라서, 답변하신 내용을 토씨하나 빠뜨리지 않고 보려고 10번씩은 보았습니다. 

아주 예리한 질문입니다. 제가 학창시절반도체 공학 교수님을 여러 번 당혹스럽게 만든 적이 있었는데

이런 질문은 좀 더 깊이 있게 생각을 하게 만드는 군요.

질문) 이전에답변하신 내용들 중에서 이해가 되지 않는 부분이 있습니다. 요약해보자면completely ionization된상태(약 300K정도)에서도fermi level이donor level 위, CB 아래에 존재한다고 말씀해 주셨는데, donor level이 completely ionization이 된다면 donor level에서 전자가 발견될 확률이 0이 되기 때문에 못해도 전자가 발견될 확률이 1/2 인 fermilevel 보다 위에 있어야 한다고 생각하는데.... 이 부분이 궁금합니다. 

 제가 fermi level과donor의 위치 관계에 대해서 질문 한 이유가 첨부한 사진이 저희 학교 강의자료 중 일부를 캡쳐한 사진인데, complete ionization 된 상태에서 energy band gap이 이러한 모양새를 하고 있어서 제가 알고 있는 것과 조금 다른 부분이 있어서 그렇습니다. 아래의 형태의 band gap이 형성될 수 있는지 궁급합니다.

답) 좀 더 정확하게 답을 하기 전에위 질문은 강의자료 1f 12페이지에 오른쪽 위그림에 관한 질문입니다.

온도가 올라가면서 fermi level이중앙으로 움직이는 현상을 설명했는데 보내준 강의자료 일부 캡쳐 그림도 보았습니다.

정확히 온도가 몇도에서의 밴드갭 그림이죠? 왜냐하면0K에서 n type fermi level은 donor level과 CB사이에 있고 온도가 올라가면서 VB에 있는 전자들이 excite되면서 더 많은 hole 수가 생기면서 fermi level이 intrinsic

Semi 처럼 보이게 되는 것입니다.

여기서 요지는 우리 두사람의 생각의 차이가 1f13페이지 그림에서 온도가 올라갈수록 fermi level이 내려가는 것은 서로 agree하는데 어느 온도에서 fermi level이 donor level위에 있고 또는 아래에 있는지에 대한 견해 차이입니다.

정성적으로는 그렇고 권용우씨 질문의 답은 정량적으로 답을 해줘야 할 것 같아서 캡쳐한그림의 경우 온도를 물어보는 것입니다. 온도를 알려주면 보내준 그림에서 fermi level이 왜 donor level 밑으로 갔는지에 대해서설명을 해보도록 하겠습니다.

질문) 이전에답변하신 내용들 중에서 이해가 되지 않는 부분이 있습니다. 요약해보자면completely ionization된상태(약 300K정도)에서도fermi level이donor level 위, CB 아래에 존재한다고 말씀해 주셨는데, donor level이 completely ionization이 된다면 donor level에서 전자가 발견될 확률이 0이 되기 때문에 못해도 전자가 발견될 확률이 1/2 인 fermilevel 보다 위에 있어야 한다고 생각하는데.... 이 부분이 궁금합니다. 

답) 먼저 fermi level의 정의부터 잠깐 다시 한번 보시죠.

Intrinsic 일때 fermi level은 정중앙에 위치하고 온도가 올라가면 fermi-dirac 분포곡선을 그리면서 fermi level아래 전자들이 위로 치고 올라가게 됩니다. Fermi level이 정중앙에 있는 의미는 CB의 전자의 수와VB의 홀의 수가 같기 때문입니다.

자 n type으로 넘어 갑시다.

0K에서 CB근처에donor level이 전자들로 꽉채워져 있고 CB에는 전자가존재하지 않습니다.

마치 작은 밴드갭을 보는 것 같지 않습니까?Donor level을 VB로 보고 CB는 그냥CB입니다.

0K에서 Donorlevel 에 전자들이 꽉채워져 있으므로 작은 규모의 VB로 봐도 무방합니다.

따라서 fermi level은 donor level과 CB 사이 정중앙에 있겠지요.

이제 온도를 올립니다. Fermi level을중심으로 fermi-diac 분포곡선을 그릴 것이고 donorlevel에 존재했던 전자들이 CB로 치고 올라갈겁니다.온도를 조금 더 올려도 fermi level지점은 바뀌지 않고 fermi dirac분포곡선만 좀 더 샤프하게 치고 올라갈 겁니다.

여기서 주목해야 하는 부분이 donor level에 10e17정도 도핑되었다고 합시다.

온도가 약간 올라서 300K가 되었을때 10e17이 모두 CB로 올라가고 donor level에는 전자가 없는 상태가 될 것입니다, completely ionization된 상태로 되겠지요. 강의자료 1e 13페이지에 보면 10e17도핑되었을때 VB에 홀은 2.25x10e3이고 fermi level은 fermi level정중에서 0.407eV만큼 떨어진 위치에 있습니다.

다시얘기해서 CB에서 0.143eV만큼 떨어진 것이죠.. 만약 n type doant로 P를 도핑해서 donor level이 어디에 있는지는 따라 completely ionization된 상태에서 fermilevel이 donor level위에 있는지 아래있는지 알수 있습니다. 이정도로만 알아도 전공책에서 설명되지 않은 이상을 아는 것이라 할 수 있습니다. 그리고 온도가 더 올라가면 VB의 전자들이 본격적으로 올라 갈것이고CB의 전자수와 VB의 홀수는 1x10e17만큼 차이를 유지하겠지요. 하지만 온도가 많이 올라가서VB에서 전자가 10e17이상을 넘으면 CB의 전자수와 VB의 홀수가 거의 같아지므로 fermi level은 정의에 따라 band gap 정중앙으로 움직이게되는 것입니다.

이해가 되셨기를 빕니다.

질문) 그리고 lecture 1f에 compensated donor and acceptorimpurities에서 Pa를 holeconcentration in acceptor state라고 되있는데 이전에 lecture 1d에서설명 하실때 원래 전자가 채워져 있지 않은 빈 state에 대해서 이것은 hole이 아니라고 말씀하셨었는데 어떻게 원래 전자로 채워져있지 않은 빈state로 형성된 acceptor level에서hole concentration이 있을수 있는지 궁금합니다

답) 아주 예리하고 좋은 지적입니다. Neamen 전공책도 정확히 말하면 잘 못 적은 것입니다. 원래정의에서 벗어난 것을 쓴 것입니다. 홀의 정의는 VB에서state에 채워진 전자가 빠져나가면서 + charge화된state를 hole이라 부르고 이것들이 전도도에 기여를하게되지요. 전도도는 hole과 전자의 합으로 이루어져 있는것 아닙니까? Pa는 정확하게는 un-ionized acceptor가맞습니다.

여기서 다시 한번 보시죠. Na- =Na-pa라고했습니다. 여기서 절대온도 0K에서는 Na-는 0 이겠지요. 왜냐하면온도가 너무 낮다 보니 VB에 전자들이 acceptor level즉빈 sate로 못 올라가기 때문입니다.

따라서 0K에서 예를 들어 Na(빈 state)를 10e15 doping되었다고 하면 pa도 즉 un ionized acceptor도 10e15이기 때문에 Na-는 당연히 0 이 되는 것입니다.

하지만 0K는 이론적인 온도이지 실제존재할 수 없는 온도이기 때문에 가장 많이 쓰는 온도 300K에서  대부분 pa는 un-ionized 되지 못하고 VB에서의 전자들이 모두 그 자리를차지해서 pa 만큼 즉 Na만큼 VB에 hole이 생겨서 pa를 hole concent in acceptor라고 부르는 것입니다. 엄밀히 말하면 pa는un-ionozed acceptor이고 hole이 아닌 것이 맞습니다.

단, 조건은 온도가 아주 낮아 VB에서 전자가 올라오지 않은 pa에 한해서입니다. 온도가적당히 올라가면 pa는 VB에서 올라온 전자들 때문에 모두전자로 채워져서 pa는 0 이되는 것이 일반적이지요.

전공책도 전부 다 맞는 것은 아닙니다. 원래정의대로 한다면 un-ionized acceptor at very very low temp.이라고 해야합니다.  Basic이 탄탄하면궁금한 것도 점점 많아지고 당연히 실력도 자연스럽게 늘어납니다. 지금까지 설명이 이해가 되었기를 바랍니다. 이렇게 예리한 질문을 한다면 나중에 대학원에서 지도교수님들도 많이 당황하게 될 겁니다. 이런 현상을 청출어람이라고 하지요 ㅎㅎ.

자 나머지도 파이팅입니다.

이전에 제가 했던 질문에 대해서 답변을 잘해주셔서 너무나도 감사합니다. 또 이 강의를들으면서 반도체 공학에 흥미를 가지게 되어서 학부를 마치고 반도체 공학을 전공으로 공부를 계속하고 싶다는 욕심까지 생겼습니다 (수강후기는 수강 종료 후 꼭 달겠습니다. 다른 학생들도 질 좋은강의를 듣는데 도움이 되었으면 좋겠습니다.)

먼저 반도체 공학을 전공한다고 하니 또 한사람의 제자, 후배가 생기는 것 같아서 반갑네요. 열심히 해서 훌륭한 엔지니어로 성장하기 바랍니다.

문제는 강의 수강후기는 모두 좋다고 하는데 아직 홍보가 안되어서 인지 수강자가 많지 않아서

온라인 강의를 그만할까 고민 중 입니다. 주위에 반도체에 관심이 있는 많은 분들께 홍보를부탁합니다.

질문) 다름이 아니라 n-type doping시에 absolute temperature 0k에서 fermi level과 donor level의 위치관계를 donor level이 electron 발견될 확률이 1이기 때문에 electron이 발견될 확률이 1/2인 fermi levle보다 밑에 있다고 설명하셨었는데 그렇다면 absolutetemperature가 증가하여서 donor level이compeletely ionization된 경우에는 donor level과 fermi level의 위치 관계가 어떻게 되는지 궁금합니다. 

답)  위 질문에 대한 답은 강의자료 1e15페이지에 있습니다.

15페이지 아래 0K에서는 n type doping된 전자들은 밴드갭내에 state내에 존재합니다. 거기서 전자를 발견할 확률은 당연히 1이겠지요. 그리고 페르미 레벨은 donor level과 CB 사이 중간정도에 위치를 할것입니다. 온도를 200K 정도만 올려도 1e 8페이지 중간그림 n type에서 페르미 디락 분포선을 그리면서

전자들이 치고 올라갈겁니다. 중요한 것은페르미 디락 분포에서 페르미 레벨(전자 발견확율 1/2)을중심으로 대칭적으로 포물선이 그려집니다. 그 이유는 페르미 레벨 아래 존재했던 전자들이 딱 그만큼 페르미레벨 위로 올라가기 때문에 대칭적으로 그려집니다. 그런데 300K정도만올려도 대부분 donor level에 존재하는 전자들은 모두 CB로올라갑니다. Completely ionization 된것이죠. 여기서200K와 300K가 다른 점은 페르미 디락 분포 모양이300K 경우 훨씬 샤프하게 치고 올라갑니다. 그 비교 그림이1d 6페이지에 있습니다.

여기까지는 페르미 레벨이 donor level과CB 사이에 존재하게 되지요. 왜냐하면 원래 정의에서

intrinsic일 때 CB의전자수와 VB의 홀수가 같아서 fermi level이 정중앙에있고 그위치에서 전자 발견확율 1/2이기때문입니다. 이 정의대로n type 도핑되었을때 donor level(전자 발견확율1) CB (전자발견확율 0)  중간에 fermi level이있고 온도가 서서히 올라가면 CB의 전자가 100% donorlevel에서 오기 때문에 CB에서의 전자가 VB 에서의홀보다 압도적으로 많아서 fermi level은 donor level과CB 사이에 있는 겁니다.

하지만 1e 15페이지 처럼 온도를 아주많이 올리면 donor level에 존재한 전자들은 모두 CB로올라갔고 다음은 VB에 존재한 전자까지 충분히 여기 (excite)시킬수있는 열에너지라 VB 에 존재하는 전자들이 무수히 올라가기 시작합니다.여기서 부터가 문제인데

이때 CB에 압도적으로 많았던 전자수에서VB에서 전자를 공급받으면서 상대적으로 VB에 홀수도 점점증가합니다. VB에 홀수가 증가한다는 얘기는 점점 CB의전자수와 VB의 홀수가 같아지는 쪽으로 가기 때문에 점점 fermilevel이 Band gap중앙으로 간다는 뜻이지요. ntype 도핑은 대부분 10e16정도하지만 VB에존재하는 전자는 10e19정도로 압도적으로 많습니다. VB의전자가 모두 CB로 올라갈 정도의 열에너지를 준다면 CB의전자수와 VB의 홀수는 거의 같아질수 밖에 없지 않습니까? 그래서fermi level의 온도가 올라갈수록 bandgap중앙에오는 것입니다. 하지만 donor level은 온도가 올라가면donor level에 존재했던 전자들이 모두 CB로 올라가고빈 state만 남게 되지만 그래도 donor level은donor level입니다. 빈 껍데기인 donor level (empty state)은 온도와 상관없이 그 자리를 지키는 겁니다.

VB에 있었던 전자도 원래 state에 존재했다가 온도가 올라가면 전자는 미련없이 CB로 올라가지만VB에 empty state는 굳건히 지키는 것과 같은 이치이지요.

질문) 안녕하세요

공핍영역 관련 질문드립니다.

공핍영역 charge 부호는 반대쪽에서 넘어온 전자나 정공의 부호가 아니라 남겨진 charge라고이해했습니다.

pn-junction에 forward-bias나 reverse-bias 일때 각각 공핍영역이 줄어들고 늘어나는것도 설명해주신대로 이해했습니다.

교안 2b-11 reverse-bias를 예로 궁금한점질문드리겠습니다.

reverse-bias를 걸면

(diffuson에 의해 남겨진 charge로생기는 e-field) + 

(bias에 의해 (n쪽에서 p쪽으로) 전압강하가 저항이 높은 공핍지역에서 일어남으로써생기는 e-field)

단순하게 생각하면 e-field가 같은방향으로 생기니깐더해져서 커지고 공핍영역이 늘어나는게 맞는데

반대로 생각해보면 공핍영역의 +,-chrage 수가 늘었다는 것은 전보다 전자나 정공의 net 움직임이 많아졌다라는거지 않습니까?

전자를 기준으로 reverse-bias를 생각했을때

diffusion은 원래보다 적게 일어나니깐 n지역에남겨진 charge인 +는 원래보다 적어져야하고

조금이지만 drift로인해 p지역에서 n지역으로 넘어가는 수가 늘어 오히려 p지역 남겨진 charge +는 늘어나는데 앞뒤가 맞지 않는것 같습니다. 제 생각이 어디에서 오류가 있었는지 답변 부탁드리겠습니다.

감사합니다.

답) 충분히 그렇게 생각할수 있는 질문입니다. 지금부터 설명을 잘 읽고 이해해 보기 바랍니다.

 먼저 박민현씨의 생각부터 한번 봅시다

“반대로 생각해보면 공핍영역의 +,- chrage 수가늘었다는 것은 전보다 전자나 정공의 net 움직임이 많아졌다라는 거지 않습니까?” => 당연히 n지역의 전자의 수가 많이 움직이고 p지역의홀의 수가 많이 움직이면 당연히 + - charge가 많이 생기겠지요.

이문제는 교안 2b 9페이지 Va=0V부터 생각해봅시다.

n지역의 neutral지역과 공핍층사이에 선이 그어져있습니다. p지역도 마찬가지 입니다. 우리는 이선을 공핍층의 경계선이라 부르고이경계선까지 거리를 구해서 depletion 영역거리를 알아냅니다.

자 그러면 경계선에 대해서 다시 한번 생각해봅시다.

Va=0V에서의 상황은 n지역만 우선 보면 CB위에 있는전자들이 natural하게 생긴 built in voltage를 넘는 에너지를 가진 전자들이 n지역에서p지역으로 움직인다고 했습니다. 약간의 전자(큰 에너지를 가진 전자)들은 끊임없이 n지역에서 p지역으로 넘어가려고 하고 있고 p지역의 홀도 n지역으로 끊임없이 넘어오고 있습니다. 하지만 반대방향의 drift 전류가 서로 상쇄되어 전체 전류를 흐르지않는다고 했습니다.

여기서 끊임없이 n지역에서 p지역으로 흐른 전자가 있는대도 불구하고 일정 영역의 +chareg를가진 공핍층이 존재하고 있습니다. 예를 들어 n지역에서 built-in-voltage를 넘을수 있는 전자가 100개라고 칩시다.

100개가 넘어가는대도 일정영역의 +charge영역이존재하고있습니다. n지역에서 depletion과 neutral을 나누는 경계선에서 100개의 전자가 넘어가면서도 이경계선이 존재하고 이경계선에서는 넘어온 전자들에 의해 일부 +charge와 recombination이 일어나고 있습니다.. 이런 약간의 recombination 조건에서도 아무튼 +charge의 양이 얼마만큼 존재해서 depletion영역을 이루고있습니다.

하지만 Va<0 역바이어스상황에서는 이경계선에서넘어갈수 있는 전자의 수는 급격히 줄어들어 100개보다는 훨씬 작은 수의 전자가 넘어갈겁니다. 이런 상황에서는 depletion내의 +charge들과 recombination할수 있는 전자의 수가 훨씬작게 되어 recombination되지 않고 살아남아 있는 +charge의수가 경계선 근처에서 훨씬 많이 남게 되면서 총 +charge양은 늘고 따라서 depletion영역이 증가하게 되는 겁니다.

결론은 박민현씨가 질문한것과 같이 전자와 홀들이 더 많이 넘어가서 + - charge가 더 생긴 것이 아니고 n지역 p지역 경계선에서 recombination이 얼마만큼 많이 적게 되느냐에따라 남겨진 + -charge의 양이 달라지는 것으로 이해하면 됩니다.이렇게 생각하면 forward bias에서 왜 + -charge가주는지도 이해가 될겁니다. 이해가 되었기를 빕니다.